25G高速无源通道的设计挑战

25G高速无源通道的设计挑战

OIF CEI-11G LR和10G Base KR规范已发布了好几年随着100Gbps标准的不断演进，出于互连密度和功耗的斟酌，单通道的速率也逐渐从10Gbps演变为更高的速率比如OIF CEI-25G LR就试图将单通道的速率从11Gbps提高到25Gbps，与此同时，将功耗限制在前1版本的1.5倍以内虽然CEI-25G LR并未被正式发布，但一些最基本的通道参数却已在草案中被基本肯定下来在SerDes厂商和无源通道厂商的不懈推动下，10Gbps+的速率被不断地刷新一些半导体厂商先后推出了15Gbps、20Gbps的SerDes，Avago公司更是在今年的DesignCon上展示了符合CEI-25 LR草案的背板驱动器和高达30Gbps的SerDes

虽然25Gbps背板规范并未被发布，相干的SerDes也还未量产，但光通信厂商早就开始了40Gbps DQPSK的应用，将PCB上单一通道的速率推进到20Gbps背板方面，虽然国内厂商只能拿到15Gbps的SerDes，但毫无疑问，不用多久，20Gbps以上的SerDes也会被开放因此，本文将试图对25Gbps无源通道设计时遇到的挑战(尤其是在信号完整性方面)进行分析和探讨

一个完整的25Gbps链路的构成通常如图1所示

图1：25Gbps完全链路示意，TP1~TP4为测试点

25Gbps链路也是一个典型的点对点拓扑，发射端和接收端均做了信号处理，即我们通常所说的均衡一般发射端被称为加重，接收端被称为均衡其中发射端的加重又分为预加重和去加重;接收端的均衡又分为模拟均衡和数字均衡，分别为CTLE和DFE发射端和接收端的均衡通常被用来补偿数据在有损链路中传输时的损耗，以便在接收端获得张开的眼图和符合规范的BER25G无源通道主要被用于芯片间(chip-chip)，芯片与模块间(chip-module)或背板的应用中在信号完整性方面遇到的挑战主要包括传输损耗、反射和串扰

对抗传输损耗

无源通道就像一个低通滤波器，总是会下降传输信号的幅度信号在通过连接器、PCB走线、过孔、IC引脚和线缆等无源链路中的每一部分时，总会造成幅度上的损失和抖动的累积当信号到达接收端时，眼图通常已经闭合(图2、图3)作为链路的设计者，通常需要想法降低传输进程中的消耗，这也被称为插损以背板为例，25Gbps无源通道的消耗主要由高速连接器、过孔和走线造成

[page]

OIF CEI-11G LR和10G Base KR规范已发布了好几年随着100Gbps标准的不断演进，出于互连密度和功耗的斟酌，单通道的速率也逐渐从10Gbps演变为更高的速率比如OIF CEI-25G LR就试图将单通道的速率从11Gbps提高到25Gbps，与此同时，将功耗限制在前一版本的1.5倍之内虽然CEI-25G LR并未被正式发布，但一些最基本的通道参数却已在草案中被基本肯定下来在SerDes厂商和无源通道厂商的不懈推动下，10Gbps+的速率被不断地刷新一些半导体厂商先后推出了15Gbps、20Gbps的SerDes，Avago公司更是在今年的DesignCon上展示了符合CEI-25 LR草案的背板驱动器和高达30Gbps的SerDes

虽然25Gbps背板规范并未被发布，相关的SerDes也还未量产，但光通信厂商早就开始了40Gbps DQPSK的应用，将PCB上单一通道的速率推进到20Gbps背板方面，虽然国内厂商只能拿到15Gbps的SerDes，但毫无疑问，不用多久，20Gbps以上的SerDes也会被开放因此，本文将试图对25Gbps无源通道设计时遇到的挑战(尤其是在信号完整性方面)进行分析和探讨

一个完整的25Gbps链路的构成通常如图1所示

图1：25Gbps完全链路示意，TP1~TP4为测试点

25Gbps链路也是一个典型的点对点拓扑，发射端和接收端均做了信号处理，即我们通常所说的均衡一般发射端被称为加重，接收端被称为均衡其中发射端的加重又分为预加重和去加重;接收端的均衡又分为摹拟均衡和数字均衡，分别为CTLE和DFE发射端和接收端的均衡通常被用来补偿数据在有损链路中传输时的消耗，以便在接收端获得张开的眼图以及符合规范的BER25G无源通道主要被用于芯片间(chip-chip)，芯片与模块间(chip-module)或者背板的运用中在信号完整性方面遇到的挑战主要包括传输消耗、反射和串扰

对抗传输消耗

无源通道就像一个低通滤波器，总是会下降传输信号的幅度信号在通过连接器、PCB走线、过孔、IC引脚和线缆等无源链路中的每一部分时，总会造成幅度上的损失和抖动的累积当信号到达接收端时，眼图通常已闭合(图2、图3)作为链路的设计者，通常需要想法下降传输进程中的消耗，这也被称为插损以背板为例，25Gbps无源通道的损耗主要由高速连接器、过孔和走线造成

[page]

控制阻抗和反射

传输链路中只要存在阻抗不连续，就会产生反射

S参数中用来表征反射的参数是S11，也就是常说的回波损耗设计者要做的就是尽可能的控制无源通道中的阻抗布线的阻抗较易控制，难于控制之处主要在于过孔和连接器(图6)对于连接器来说，设计者可以控制的是分支(stub)的长度此长度越长，阻抗越不连续，反射将越厉害对于背板，通常采用背钻来保证而对过孔来讲，除了要将其插损控制在最小值外，还要将其阻抗控制与传输线尽可能一致

图6：阻抗的不连续点分别由连接器和过孔所引发(兴森快捷高速实验室的某实测案例)

另外，反射不仅会引发过冲和振铃等信号质量的下落，而且还会给整个通道带来额外的损耗CEI-25G LR规范规定，回波消耗在全部奈奎斯特频率范围内要约优于-10dB，这样回波消耗所引起的插损将被控制在约0.5dB之内而10G BASE GEN2则更是规定回损要约优于-20dB，这样回损所引发的插损才可忽略不计

选择有精密制造能力的供应商也至关重要只有严格按照设计意图进行生产制造的PCB，才能更好地保证阻抗可控对阻抗受控的PCB，PCB板厂商通常采取在PCB旁附加测试条(通常称为附连边)来测试传输线的阻抗对这一点设计者需要特别注意，某些时候测试条上的传输线阻抗和PCB上的传输线阻抗并不能良好地对应，需要设计者在设计PCB时保证设计的正确性目前国内已有极个别厂商能够直接检验PCB板上的阻抗连续性(并非检验测试条上的阻抗)

多通道串扰

由于下一代100Gbps 络大多会采取4 x 25Gbps的架构，所以相邻通道间的串扰表征将没法避免由于走线间的距离可以通过牺牲布线密度来调节，所以链路上串扰最大的地方仍将发生在连接器端串扰不但会在幅度上带来噪声，同时还会引发时序上的抖动，这造成无用信号反射等信号的完整性问题

对串扰进行仿真是一个难题，难度主要体现在高速连接器的串扰建模不容易一般连接器厂商给出的S参数或Spice模型仅局限于连接器的本身，当装配到PCB(如背板)以后，模型的精确建立和修正将形成挑战材料特性、几何尺寸、是不是背钻和过孔加工精度都将成为决定性因素而当串扰模型被比较准确地建立起来之后，又将出现另一个挑战，那就是多通道码型信号的生成要生成各种不同长度的码型，以及确定是否带有噪声和抖动等压力信号，需要不停地改变或扫描不同通道之间的相位、偏斜和延迟，以找出串扰的最坏情况

除仿真，也可以测试实际链路中的串扰，这样也能验证仿真的正确性对串扰的测试，传统上采取VNA或TDR来测试物理结构上的串扰，但所测得的串扰大小与数据无关也就是说，无论是VNA测试出来的串扰幅度，还是TDR测试出来的串扰最强耦合位置，均不能直接指导出是不是引发了误码或眼图的恶化要测试数据的相干串扰，需要借助并行通道误码仪(图7)由于该装备可以级联，所以能够测试多达8个以上干扰通道的情况

图7：对于一个典型的背板，配置了4个近端串扰和4个远端串扰，并监测受害通道的误码和浴盆曲线

图7所示的配置可以将数据相关的串扰很好的表征出来，包括改变码型发生器的幅度和去加重，得出浴盆曲线，从而找出串扰对数据的最坏影响以及减少串扰和抖动的办法兴森快捷高速实验室已利用此装备多次帮助客户成功地设计出了高速背板并通过了验证

本文小结

当高速串行信号速率急速增进到25Gbps后，发射端和接收端的信号处理将更加复杂由于传输的信号依然是NRZ 码型，发射端采用3抽头(tap)的预加重，接收端采用3抽头以上的CTLE和DFE两级均衡来克服通道上的损耗而要最优化配置发射端和接收端的均衡，则需了解到通道的损耗情况设计者只需要考虑到影响消耗的各种因素，做好充分的仿真和测试，便可以做到通道可控，包括大家所熟悉的阻抗控制、消耗控制和串扰控制设计出的通道不但要满足规范，而且还要留有充足的裕量这样不但不会给有源部分造成压力，而且还会为未来的速率扩大和升级留下余地

小孩脸色发黄如何调理

儿童小便黄

小孩老是流鼻血是什么原因

山西治疗前列腺结石费用

佛山好的白癜风医院

太原治疗精索静脉曲张方法