一個電子工程師眼里的芯片設計

一个电子工程师眼里的芯片设计

近年来，随着ARM的走红，ARM独特的授权模式也帮助越来越多的中国芯片产业成长起来尤其是华为海思的成长，更是让很多人感到鼓舞但很多好事之徒却说它毫无技术含量 我看完之后痛心疾首，觉得很多人说的很多方面都是不对的，这是对中国IC设计的不尊重所以献上此文，客观介绍一下芯片的设计制造流程，说一下我眼里的芯片产业

先自我介绍顺便声明一下，本人海思新员工，但不从事芯片设计类岗位，只是最近听过一个关于芯片的培训，再加上本人对芯片如何实现等问题也比较好奇，所以搜集过一些非官方、不科学资料，发表一下浅鄙之见

一、工艺制程并不是越小越好OK

对芯片，先说一些自己感兴趣的经常能听到有人争辩40nm工艺、28nm工艺，14nm工艺，甚至10nm，7nm，那末这个多少nm指得是什么呢 它指的是mos管在硅片上的大小，mos管就是晶体管，它是组成芯片的最小单位，一个与非门需要4个mos管组成，一般一个ARM4核芯片上有5亿个左右的mos管世界上第一台计算机用个是真空管，效果和mos管一样，但是真空管的大小有两个拇指大，而现在最先进工艺蚀刻的mos管只有7nm大 说到这里，大家一定和我一样，非常好奇如何在一个15mm*15mm的正方形硅片上制作出5亿个大小仅为40nm的mos管如果要用机械的方法完成这一进程，世界上很难有这么精密的仪器，可以雕刻出nm级的mos管，就算有，要雕刻出5亿个，所需要的本钱、时间也是难以估计的 借助光可以在硅片上蚀刻下痕迹，掩膜就可以控制硅片上哪些部份会被蚀刻掩膜覆盖的地方，光照不到，硅片不会被蚀刻硅片被蚀刻后，再涂上氧化层和金属层，再蚀刻，反复屡次，硅片就制造好了

一般来说，制作硅片需要蚀刻十几次，每次用的工艺、掩膜都不一样几次蚀刻之间，蚀刻的位置可能会有偏差，如果偏差过大，出来的芯片就不能用了，偏差需要控制在几个nm以内才能保证良品率，所以说制作硅片用的技术是人类目前发明的最精密的技术 芯片可以靠掩膜蚀刻，批量生产，但是掩膜必须用更高精度的机器渐渐加工制作，本钱非常高，一块掩膜造价十万美元制造1颗芯片需要十几块不同的掩膜，所以芯片制造早期投入非常大，动辄几百万美元

芯片试生产过程，叫做流片，流片也需要掩膜，投入很大，流片之前，谁都不知道芯片设计是否成功，有可能流片屡次不成功所以国内能做高端芯片的公司真没几家，光是掩膜本钱就没几个公司支付得起 芯片量产后，成本相对来说就比较低了，好的掩膜非常大，直径30厘米，可以同时生产上百块芯片芯片如果出货量很大

，利润还是非常高的，像英特尔的芯片，卖1000多一块，可能平均制造本钱100不到但如果出货量很少，那芯片平均制造本钱就高得吓人，几百万美元打水漂是很正常的 海思芯片价格有没有竞争力，还得看华为出货量大不大看到有人问20nm好还是40nm好，从大小上来看不言而喻20nm好20nm意味着mos管大小只有40nm的1/4mos管工作时是一个充电放电的过程，mos管越小，它充电需要的电量越小，所以功耗越小

而且mos管小以后，门电路密度就大，同样大小芯片能放的mos管数就越多，性能空间越大40nm工艺门电路密度是65nm的2.35倍但以上都是在不斟酌漏电和二级效应的情况下的理论数据 当然，IC尺寸缩小也有其物理限制，当我们将晶体管缩小到 20 纳米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如下图在 Intel 之前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所致使的漏电现象

为何会有人会说各大厂进入10 纳米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 纳米，在 10 纳米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作进程中有原子掉出或是有杂质，就会产生不知名的现象，影响产品的良率 如果无法想象这个难度，可以做个小实验在桌上用 100 个小珠子排成一个 1010 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，最后使他构成一个 105 的长方形这样就可以知道各大厂所面临到的窘境，和达成这个目标究竟是多么艰巨 再说说二级效应吧，学过初中物理的都知道一个最简单电路的组成，包括电源、导线、电阻接通电源，电流就瞬间流过电阻如果把电阻换成电感，则电感会有一个逐步充电的进程，这种情况下，电流就不是瞬间流过电感 其实电阻也有感抗，只是非常微小，可以疏忽不计但如果接在电阻上的电压非常微小，电流量非常微小，那此时，感抗就不能被忽略不计了二级效应在芯片制程非常小时（28nm以下），非常明显，mos管由于电压低，电流小，充电遭到感抗的影响比40nm大，充电速度慢

芯片想要达到高频率，mos管要加载更高的电压，这样就增加了功耗漏电也是低制程的一个副作用，也需要提供芯片的功耗才能克服所以低制程带来的功耗优势就被漏电和二级效应扳回去了很多 当然，新的工艺、好的工艺可以部分解决上面两个问题，不同工艺用的物理、化学材料不同，工艺流程也不同高通四核用的是老28nm工艺，目前来看，这个28nm工艺相比40nm工艺优势不大

然后制程方面，目前听过的最先进的制程是7nm，但这个制程只存在于实验室里，远远没有达到大规模量产的需要低制程有些困难是难以克服的，学过物理的都知道光的衍射，低制程意味着掩膜透孔会非常小，衍射会非常严重，这样肯定是没法蚀刻硅片的这个问题也许可以通过使用电子射线或者其他粒子射线来蚀刻硅片解决，但这是那帮孙子去想的问题了

孩子晚饭不消化怎么办

拼团小程序免费

宝宝中暑症状